Si5391 är en "någon frekvens" klockgenerator med upp till 12 utgångar och sub-100fs RMS-fasjitter.

En precisionskalibrerad version ('P-grade') uppnår vanligen 69fs RMS-fasjitter och kan skapa de primära frekvenserna som behövs i 56Gbit / s serdes-konstruktioner. Företaget beskriver det som ett "true sub-100 fs clock-tree-on-a-chip" -mötet 56G PAM-4-referensklock jitterkrav med marginal.

Si5395 / 4/2 är jitterdämpare för Internetinfrastruktur som kan generera vilken kombination av utgångsfrekvenser som helst från vilken ingångsfrekvens som helst som levererar 90fs RMS-fasjitter. Återigen erbjuder P-grade enheter 69fs RMS typiska fasjitter.

Si56x 'Ultra Series' VCXO och XO-familjen kan anpassas till vilken frekvens som helst upp till 3GHz, vilket stöder dubbelt frekvensomfånget för tidigare Silicon Labs VCXO-produkter med halv jitter, enligt företaget.

De kommer i enkla, dubbla, fyr och i2C-programmerbara alternativ i 5 x 7 mm och 3,2 x 5 mm versioner. Med hjälp av standardförpackning innebär de att de kommer att släppa in några socklar upptagna av tidigare XO, VCXO och VCSO. Typisk fasjitter är så låg som 90fs.

Si54x Ultra Series XO-familjen är avsedd för applikationer som kräver stabil stabilitet och garanterad långsiktig pålitlighet, såsom optisk transportnätverk (OTN), bredbandsutrustning, datacentraler och industrisystem.

De är avsedda för 56 Gbit / s PAM-4 (fyra nivåer puls-amplitud modulering) för att öka bithastigheten per kanal samtidigt som bandbredden bibehålls. Typisk fasjitter är så låg som 80 fs.